(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-265067

(43)公開日 平成8年(1996)10月11日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ	技術表示箇所
H03G	3/10			H 0 3 G 3/10	Α
// H01L	25/07			H01L 25/04	С
	25/18				

審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出願番号	特顧平7-65962	(71)出魔人	000005108
		(11/шаж//	株式会社日立製作所
(22)出顧日	平成7年(1995)3月24日		東京都千代田区神田駿河台四丁目6番地
		(71)出願人	000233527
			日立東部セミコンダクタ株式会社
			埼玉県入間郡毛呂山町大字旭台15番地
		(72)発明者	安達 徹朗
			埼玉県入間郡毛呂山町大字旭台15番地 日
			立東部セミコンダクタ株式会社内
		(72)発明者	小林 邦雄
			東京都小平市上水本町5丁目20番1号 核
			式会社日立製作所半導体事業部内
		(74)代理人	弁理士 秋田 収喜

(54) 【発明の名称】 高周波電力増幅器の製造方法


(57)【要約】

【目的】 出力電力の立ち上がりを一定とすることができる高周波電力増幅器を提供する。

【構成】 電界効果トランジスタを多段に組み込んでなる高周波電力増幅器の製造方法であって、前記高周波電力増幅器の出力電力制御端子と、電界効果トランジスタとの間には抵抗値を調整できる調整抵抗が設けられるとともに、出力電力の立ち上がり曲線が一定となるように調整される。前記調整抵抗は配線基板の表面に設けられた膜抵抗体となるとともに、トリミングによって抵抗値が調整される。

【効果】 前記調整抵抗の調整によって、出力電力の立ち上がり曲線が一定し、応答時間の均一な高周波電力増幅器を提供することができる。

図 1



【特許請求の範囲】

【請求項1】 電界効果トランジスタを多段に組み込んでなる高周波電力増幅器の製造方法であって、前記高周波電力増幅器の出力電力制御端子と、電界効果トランジスタとの間には抵抗値を調整できる調整抵抗が設けられるとともに、出力電力の立ち上がり曲線が一定となるように調整されることを特徴とする高周波電力増幅器の製造方法。

【請求項2】 前記調整抵抗は配線基板の表面に設けられた膜抵抗体となるとともに、トリミングによって抵抗値が調整されることを特徴とする請求項1記載の高周波電力増幅器の製造方法。

【請求項3】 前記調整抵抗は抵抗値をあらかじめ小さく設定しておくことを特徴とする請求項2記載の高周波電力増幅器の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は携帯電話等に組み込まれる高周波電力増幅回路を構成するパワーモジュールに関する。

[0002]

【従来の技術】自動車電話、携帯電話には、パワーモジ ュールが組み込まれている。また、このパワーモジュー ルの送信出力は自動制御(Automatic Power Control: A PC)回路によって制御されている。パワーモジュール については、日立評論社発行「日立評論」1993年第4 号、同年4月25日発行、P21~P26に記載されている。 この文献には、MOS-FETを3段に組み込んだMO S・高周波パワーモジュールについて記載されている。 このパワーモジュールは電源(Pour)および電力制御 端子(VAPC)は3段とも共通化されている。また、こ の文献にはGSM (Grupe Special Mobil)方式のパワー モジュールが用意されていること、GSM方式では時分 割多重方式が採用さていること、バースト信号の立ち上 がり、立ち下がり時に発生する不要なスペクトラムの広 がりを抑制するためには出力電力の高速制御が必要であ ること、MOS-FETではゲートバイアス電圧で出力 電力を制御できるため、ゲートバイアス回路の時定数を 設定することによって高速制御を実現したことが記載さ れている。

【0003】また、特開平2-168731号公報には、MOS-FETのゲート電圧可変による利得制御技術について記載されている。

[0004]

【発明が解決しようとする課題】自動車電話や携帯電話等に組み込まれる高周波電力増幅器は、出力電力の制御が必要であるが、電圧による制御が可能なMOS-FE Tを用いた髙周波電力増幅器が近年採用されている。特に、ヨーロッパ・デジタルセルラーGSM方式は、精密な出力電力制御が要求され、増幅器の制御特性バラツキ

の少ないものが求められている。GSMシステムは、バースト送信(間欠送信)であることから、バースト立ち上がり、立ち下がり時の出力電力制御特性に関して精密な規定がある。また、バースト立ち上がりにおいては、 28μsecと高速な立ち上がりが要求される。

【0005】この結果、出力を制御するためのAPC回路は、上記の相反する要求を満たすため、適切な時定数を有する必要がある。

【0006】一方、高周波電力増幅器の出力電力制御特性に製品バラツキが存在する場合、このバラツキをAPC回路の時定数を調整し、合わせ込む必要がある。これは、図6に示すように、出力電力目標値に達するまでのオペアンプの応答速度(応答時間)が、増幅器の制御特性に依存するためである。図6は制御電圧(V_{APC})と出力電力(P_{OUT})との相関を示すグラフと、このグラフに対応する時間とオペアンプ出力電力との相関を示すグラフである。高周波電力増幅器のバラツキによって特性曲線がAおよびBと変わった場合、 P_{OUT} の目標値に到達するまでの時間(応答時間)は、 T_A , T_B (T_A $< T_B$)と変わる。前記時定数を調整し合わせ込む作業は、各電話機の組立ごとに行わなければならず、手間隙を要する。なお、前記オペアンプ出力電圧は制御電圧(V_{APC})を指すものである。

【0009】本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

[0010]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。すなわち、本発明の高周波電力増幅器の製造方法は、電界効果トランジスタを多段に組み込んでなる高周波電力増幅器の製造方法であって、前記高周波電力増幅器の出力電力制御端子と、電界効果トランジスタとの間には抵抗値を調整できる調整抵抗が設けられるとともに、出力電力の立ち上がり曲線が一定となるように調整される。前記調整抵抗は配線基板の表面に設けられた膜抵抗体となるとともに、トリミングによって抵抗値が調整される。前記調整抵抗は抵抗値をあらかじめ小さく設定しておく。

[0011]

【作用】上記した手段によれば、本発明の高周波電力増幅器の製造方法においては、出力電力制御端子と、電界効果トランジスタとの間に設けた調整抵抗、すなわち、配線基板の表面に設けられた膜抵抗体をトリミングを行って出力電力の立ち上がり曲線を選択するため、応答時間の均一化が図れる。したがって、電界効果トランジスタのバラツキがあってもパワーモジュールの特性は一定する。

[0012]

【実施例】以下図面を参照して本発明の一実施例について説明する。図1は本発明の一実施例による高周波電力増幅器の製造方法における高周波電力増幅器の回路構成を示す回路図、図2は本実施例によって製造された高周波電力増幅器の外観を示す斜視図、図3は同じく高周波電力増幅器の配線基板等を示す平面図、図4は本実施例の高周波電力増幅器の製造方法においてトリミングされた調整抵抗部分を示す模式図、図5は本実施例の高周波電力増幅器の製造方法において製造された高周波電力増幅器を組み込んだ携帯電話の一部の回路を示す回路図である。

【0013】本実施例によって製造された高周波電力増幅器(パワーモジュール)1は、図2に示すような外観形状となっている。すなわち、板状の放熱板2と、この放熱板2の主面(上面)側に取り付けられる下部が開口した矩形体のケース3と、このケース3の下側の両端および1側から突出する取付部4と、前記ケース3の1側から並んで突出する4本のリード5とからなっている。4本のリード5は左から右にかけて入力端子(P_{IN}),制御端子(V_{APC}),電源端子(V_{DD}),出力端子(P_{OUT})となっている。

【0014】また、高周波電力増幅器1は、前記ケース3を取り外すと、図3に示すように配線基板6が現れる構造となっている。配線基板6は矩形状のセラミック板からなるとともに、前記放熱板2の上に導電性の接着材を介して接続されている。前記接着材はグラウンドともなる。また、配線基板6の両側には、前記放熱板2から立ち上がる立上部7が上方に突出している。この立上部7には、前記ケース3の嵌合部8が弾力的に嵌まり込む構造となっている。

【0015】リード5の内端は、一部しか示さないが、配線基板6のパッド9に接続されている。前記 V_{APC} のリード5のパッド9は、配線基板6の表面に設けられた調整抵抗10に接続されている。配線基板6には、3個のMOS-FETチップ11, 12, 13が搭載されている。また、図示はしないが、配線基板6には多くの抵抗が形成されているとともに、チップ型のコンデンサが固定されている。

【0016】配線基板6には、図1に示すような回路、 すなわち高周波電力増幅(パワーモジュール)回路が形 成されている。この高周波電力増幅回路は、入力端子 (P_{IN}) と出力端子 (P_{OUT}) 間にMOS-FET1 1, 12, 13が3段に組み込まれた構成となっている。各MOS-FET11, 12, 13には電源電圧 (V_{DD}) が印加される。また、各MOS-FET11, 12, 13には、ゲートバイアス回路15が接続される。ゲートバイアス回路15は出力電力制御端子 (V_{APC}) に接続される調整抵抗10と、調整抵抗10と各MOS-FET11, 12, 13間に設けられる抵抗 R_{I} , R_{2} , R_{3} と、調整抵抗10とグラウンド間に設けられる抵抗 R_{4} とからなっている。

【0017】このような高周波電力増幅器1は、図5に 示すような回路に組み込まれる。この回路は高周波電力 増幅器1と、カプラ16と、検波器17と、オペアンプ 18と、オペアンプ時定数回路19とからなっている。 オペアンプ18の出力端は出力電力制御端子20に接続 されている。出力端子 (Pour) 側にはカプラ16が接 続されている。カプラ16は検波器17に接続されオペ アンプ時定数回路19を経てオペアンプ18の反転端子 に接続される。非反転端子には基準電圧(VREF)が加 えられる。オペアンプ時定数回路19は、検波器17と オペアンプ18の反転端子間に直列に接続される抵抗2 5および抵抗25に並列に組み込まれるコンデンサ26 と、オペアンプ18の出力端子と反転端子間に直列に組 み込まれる抵抗27および抵抗27に並列に組み込まれ るコンデンサ28とからなっている。なお、 P'_{OUT} も 高周波出力端子である。前記オペアンプ18およびオペ アンプ時定数回路19によって高周波電力増幅器1はオ ートパワーコントロールがなされる。

【0018】本実施例においては、出力電力(P_{OUT})の応答時間が一定になるように、高周波電力増幅器100 製造最終段階で、 V_{APC} と P_{OUT} に係わる特性曲線が測定される。そして、この測定の際、前記調整抵抗1000抵抗値がトリミングによって調整される。すなわち、トリミングによって、図3および図4に示す厚膜あるいは薄膜からなる調整抵抗10に切り込み30を入れると、調整抵抗1000抵抗値が大きくなる。したがって、抵抗値をあらかじめ小さく設定しておき、トリミングによって抵抗値を変化させ、立ち上がり曲線を選択して応答時間の一定化を図る(たとえば、 $28\mu sec$ 以下)。なお、図4における31は配線である。

【0019】本実施例の高周波電力増幅器の製造方法によれば、各MOS-FETの特性にバラツキがあっても、調整抵抗10の調整によって出力電力の立ち上がり曲線を選択できることから、出力電力(Pour)が目標値に至る応答時間を一定に制御することができ、精密な出力電力制御が可能となる。

【0020】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で

種々変更可能であることはいうまでもない。

[0021]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明の高周波電力増幅器の製造方法によれば、あらかじめ設けた調整抵抗のトリミングによる調整によって、所望の出力電力の立ち上がりを選択できるため、精密な出力電力制御が可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例による高周波電力増幅器の製造方法における高周波電力増幅器の回路構成を示す回路 図である。

【図2】本実施例によって製造された高周波電力増幅器の外観を示す斜視図である。

【図3】本実施例によって製造される高周波電力増幅器 の配線基板等を示す平面図である。

【図4】本実施例の高周波電力増幅器の製造方法においてトリミングされた調整抵抗部分を示す模式図である。

【図5】本実施例の高周波電力増幅器の製造方法におい

て製造された高周波電力増幅器を組み込んだ携帯電話の 一部の回路を示す回路図である。

【図 6 】従来の高周波電力増幅器における制御電圧(V APC)と出力電力(P_{OUT})との相関および時間とオペアンプ出力電力との相関を示すグラフである。


【図7】制御電圧(V_{APC})と出力電力(P_{OUT})との相関を示すグラフである。

【符号の説明】

 $1 \cdots$ 高周波電力増幅器(パワーモジュール)、 $2 \cdots$ 放熱板、 $3 \cdots$ ケース、 $4 \cdots$ 取付部、 $5 \cdots$ リード、 $6 \cdots$ 配線基板、 $7 \cdots$ 立上部、 $8 \cdots$ 嵌合部、 $9 \cdots$ パッド、 $1 \ 0 \cdots$ 調整抵抗、 $1 \ 1, \ 1 \ 2, \ 1 \ 3 \cdots$ MOS-FET (MOS-FET π ETチップ)、 $1 \ 5 \cdots$ ゲートバイアス回路、 $1 \ 6 \cdots$ カプラ、 $1 \ 7 \cdots$ 検波器、 $1 \ 8 \cdots$ オペアンプ、 $1 \ 9 \cdots$ オペアンプ時定数回路、 $1 \ 8 \cdots$ 出力電力制御端子、 $1 \ 8 \cdots$ 出力電力制御端子、 $1 \ 8 \cdots$ 出力電力制力。 $1 \ 8 \cdots$ 出力デンサ、 $1 \ 8 \cdots$ 出力電力、 $1 \ 8 \cdots$ 出力電力、 $1 \ 8 \cdots$ に配線、 $1 \ 8 \cdots$ に電源端子。


【図1】

図 1




【図4】


図 4




[図2]



【図3】





Japanese Unexamined Patent Publication Hei 8-335833

[Claim 1] An amplifier circuit comprising an operation amplifier having a positive phase and negative phase input terminal and an output terminal, wherein resistors can be trimmed are connected between the negative phase input terminal and the output terminal and to the negative phase terminal.

Japanese Unexamined Patent Publication Hei 8-265067

[Claim 1] A method for fabrication of a high frequency power amplifier comprising incorporated multiple field effect transistors, wherein an adjusting resistor having the adjustable resistance value is provided between an output power control terminal of the high frequency power amplifier and the field effect transistors, and the resistance value is adjusted so that the rising curve of the output power is consistent.

[Claim 2] The method for fabrication of a high frequency power amplifier according to claim 1, wherein the adjusting resistor is a film resistor disposed on the surface of a wiring substrate.